奇碼(Magima)筆試題目(收集篇)
面試筆試2.73W
收集一:
一.填空
1.積體電路的分類,按材料,工藝
2.整合電阻的計算,以及其製造工藝
,Vtn的正負判斷,分別對於增強型和耗盡型
電路功耗包括哪兩個部分,功耗設計主要考慮的因素
……(還有幾道不記得了)
二.填表
全定製,門陣列,FPGA各自單元模組,連線的性質……
三.填圖
CMOS工藝流程填圖畫圖
四.問答
單元負載較大的電容時,只有提高W,這樣會使W*L增加,相對前級又時一個大電容,如何解決這一矛盾?
2.結合軟體談談全定製積體電路設計流程
3.談談對Layout設計的看法
五.翻版圖或者畫版圖,選一
第二卷
1.什麼是格雷碼?
ist取樣定例
3.球一米高落下,每次探起一半,求路程和重力做功
4.運算放大器1,…………2,有幾級,各級之間耦合方式有幾種,分析各種的優劣。
收集二:1.畫出NMOS的特性曲線(指明飽和區,截至區,線性區,擊穿區和C-V曲線)
2.2.2um工藝下,Kn=3Kp,設計一個反相器,說出器件尺寸。
3.說出製作N-well的工藝流程。
4.雪崩擊穿和齊納擊穿的機理和區別。
5.用CMOS畫一個D觸發器(clk,d,q,q-)
一.填空
1.積體電路的分類,按材料,工藝
2.整合電阻的計算,以及其製造工藝
,Vtn的正負判斷,分別對於增強型和耗盡型
電路功耗包括哪兩個部分,功耗設計主要考慮的因素
……(還有幾道不記得了)
二.填表
全定製,門陣列,FPGA各自單元模組,連線的性質……
三.填圖
CMOS工藝流程填圖畫圖
四.問答
單元負載較大的電容時,只有提高W,這樣會使W*L增加,相對前級又時一個大電容,如何解決這一矛盾?
2.結合軟體談談全定製積體電路設計流程
3.談談對Layout設計的看法
五.翻版圖或者畫版圖,選一
第二卷
1.什麼是格雷碼?
ist取樣定例
3.球一米高落下,每次探起一半,求路程和重力做功
4.運算放大器1,…………2,有幾級,各級之間耦合方式有幾種,分析各種的優劣。
收集二:1.畫出NMOS的特性曲線(指明飽和區,截至區,線性區,擊穿區和C-V曲線)
2.2.2um工藝下,Kn=3Kp,設計一個反相器,說出器件尺寸。
3.說出製作N-well的工藝流程。
4.雪崩擊穿和齊納擊穿的機理和區別。
5.用CMOS畫一個D觸發器(clk,d,q,q-)
-
中國人民銀行上海總部(英語類)筆經
中國人民銀行上海總部(英語類)筆經上海總部英語類只有1個職位,300多號人來搶,但不管怎樣,比起人民日報筆試還要收費來說,這年頭能免費考個試總還算不錯昨晚在網上搜了一下,英語類的沒啥筆經,好不容易找到一條,也只有寥寥數語,說是跟專八題型很像。今天考完回來,追述兩句。...
-
中國人民銀行統計筆經
中國人民銀行統計筆經都是統計學原理,考的很基礎一、14個多選,一個一分。考了抽樣、第一類錯誤第二類錯誤、可決係數與相關係數關係、標準差、集中趨勢等基本概念。可惜都忘得差不多了,似是而非,瞎選。。。二、5個判斷題5分。四分位數之類的東西。三、填空,大概一空...
-
KPMG筆試(復旦大學)
今天是先考的是verbal,貌似記得在精華區裡看到的是25分鐘35道題,到裡那邊才知道是25分鐘看12段話做48道題,當時就鬱悶了例題就做了4道錯了1道。開始做的時候就在想精華區裡看到的兩段話真題會比例題簡單的不要慌。做verbal的時候發現都看懂,笑著就做完了。汗汗汗汗...
-
2006百度筆試題
一、選擇題:15分共10題1.一個含有n個頂點和e條邊的簡單無向圖,在其鄰接矩陣儲存結構中共有____個零元素。A.eB.2eC.n2-eD.n2-2e2.____是面向物件程式設計語言中的一種機制。這種機制實現了方法的定義與具體的物件無關,而對方法的呼叫則可以關聯於具體的物件。A.繼承(Inh...
相關文章
- 英文求職信-Management - Senior Management
- Oracle Management Trainee筆試題
- 賽門鐵克(Symantec)筆試題目(回憶篇)
- 甲骨文(Oracle)筆試經驗(Oracle Management Trainee與技術筆試題)
- 安永(E&Y)筆試題目
- 英文簡歷(市場助理)MARKETING ASSISTANT
- 英偉達(NVIDIA)筆試題目(graphics architect的intern)
- 摩根士丹利(Morgan Stanley)筆試題目
- MA(Management Associates)職位面試2篇
- 奇夢達(Qimonda)筆試面試經驗(Product Engineer 西安)