奇碼筆試題目和大家分享一下！

一，填空1，積體電路的分類，按材料，工藝2，整合電阻的計算，以及其製造工藝3，Vtp，Vtn的正負判斷，分別對於增強型和耗盡型4，CMOS電路功耗包括哪兩個部分，功耗設計主要考慮的因素……（還有幾道不記得了）二，填表全定製，門陣列，FPGA各自單元模組，連線的性質……三，填圖CMOS工藝流程填圖畫圖四，問答1，CMOS單元負載較大的電容時，只有提高W，這樣會使W*L增加，相對前級又時一個大電容，如何解決這一矛盾？2，結合軟體談談全定製積體電路設計流程3，談談對Layout設計的看法五，翻版圖或者畫版圖，選一第二卷1，什麼時格雷碼？2，Nyquist取樣定例3，球一米高落下，每次探起一半，求路程和重力做功4，運算放大器1，…………2，有幾級，各級之間耦合方式有幾種，分析各種的優劣。