珠海炬力筆試題目
面試筆試2.07W
珠海炬力筆試題目
一.選擇題
1.降低NMOS的開啟電壓VT的方法,哪種無效?
A.減少襯底的P型摻雜濃度
B.減少氧化層厚度
C.增加源漏極的N型摻雜濃度
D.減少溝道長度
PAD 的設計,一般不常考慮的因素
特性
B.驅動能力
C.施密特觸發器
D.襯偏效應
3.邏輯電路低功耗設計中,無效的方法
A.採用慢速設計
B.減少訊號翻轉
C.減少IC面積
D.採用較慢速的時鐘。
二.問答題
1.寫出序列探測器“11000”的RTL程式碼。
2.分析一個CMOS電路的邏輯功能(同或門)。
3.分析一個CMOS電路的邏輯功能(三態門)。
4.畫出全加器的CMOS電路,說明延時的估算方法。
5.A,B為兩個時鐘,頻率差最小為1/8。如果A的頻率高,C="0";否則C="1";程式設計實現。
6.程式設計實現FIR濾波器,係數為C0,C1,C2,C3,C2,C1,C0。輸入DI,輸出DO。係數和DI均為8位元。
7.一個圓盤,一半黑,一半白。有兩個探測器,用1表示白,0表示黑。設計一個電路,可以探測出圓盤是順時針轉動還是逆時針轉動。
一.選擇題
1.降低NMOS的開啟電壓VT的方法,哪種無效?
A.減少襯底的P型摻雜濃度
B.減少氧化層厚度
C.增加源漏極的N型摻雜濃度
D.減少溝道長度
PAD 的設計,一般不常考慮的因素
特性
B.驅動能力
C.施密特觸發器
D.襯偏效應
3.邏輯電路低功耗設計中,無效的方法
A.採用慢速設計
B.減少訊號翻轉
C.減少IC面積
D.採用較慢速的時鐘。
二.問答題
1.寫出序列探測器“11000”的RTL程式碼。
2.分析一個CMOS電路的邏輯功能(同或門)。
3.分析一個CMOS電路的邏輯功能(三態門)。
4.畫出全加器的CMOS電路,說明延時的估算方法。
5.A,B為兩個時鐘,頻率差最小為1/8。如果A的頻率高,C="0";否則C="1";程式設計實現。
6.程式設計實現FIR濾波器,係數為C0,C1,C2,C3,C2,C1,C0。輸入DI,輸出DO。係數和DI均為8位元。
7.一個圓盤,一半黑,一半白。有兩個探測器,用1表示白,0表示黑。設計一個電路,可以探測出圓盤是順時針轉動還是逆時針轉動。
-
中國人壽股份公司筆試試題
中國人壽股份公司筆試試題分為三部分第一部分和第二部分是由北京師範大學的一個心理測試的研究所出的題第一部分類似於公務員考試,包括概念辨析、邏輯推理、圖形推理和計算題(圖表和小的應用題),比較像公務員考試試題,時間比較緊,總共40題,35分鐘第二部分是純粹的心理...
-
三星筆試經驗外企筆試
三星筆試經驗寫得有點晚了,貌似過幾天還有人要筆試,寫些心得給後面筆試的朋友吧,也攢點RP^^我是11.8筆試的。三星筆試真的很嚴格的,進來時要核對身份證,髮捲子之前還要把身份證收上來在核對一遍。所以大家一定要記得帶身份證啊,不然很麻煩的。HR說大家一定要認真答,因...
-
中國人民銀行上海總部(英語類)筆經
中國人民銀行上海總部(英語類)筆經上海總部英語類只有1個職位,300多號人來搶,但不管怎樣,比起人民日報筆試還要收費來說,這年頭能免費考個試總還算不錯昨晚在網上搜了一下,英語類的沒啥筆經,好不容易找到一條,也只有寥寥數語,說是跟專八題型很像。今天考完回來,追述兩句。...
-
浪潮的計算機硬體類筆試
今晚七點主樓參加的浪潮筆試,去的時候就有很多人,自己6點50去的以為很早了,沒想到那麼多人去得比我早。筆試是硬體B類,不知道A、B有什麼分別,也不知道有沒有C類。筆試題目是計算機硬體的知識,25個選擇,兩個問答,總之大部分都不會做,交卷的時候只能說一句不好意思。估計我的...